JEDEC приближается к завершению разработки стандарта HBM4

Организация JEDEC близится к завершению работы над следующей версией стандарта многослойной памяти HBM (High Bandwidth Memory).

В обозримом будущем комитет обнародует финальные спецификации HBM4.

Этот стандарт принесёт увеличение пропускной способности, энергоэффективности и ёмкости микросхем, что особенно важно на фоне растущих требований ускорителей вычислений, в том числе генеративного искусственного интеллекта.

Стандарт HBM4 предусматривает удвоенное количество каналов на стек памяти по сравнению с HBM3, т.

микросхемы будут занимать большую физическую площадь.

Для более широкой совместимости он гарантирует, что один и тот же контроллер при необходимости сможет работать как с HBM3, так и с HBM4.

В микросхемах будут использоваться кристаллы плотностью 24 и 32 Гбит, а в одном стеке чипмейкеры могут объединить от 4 до 16 таких слоёв.

Что касается скоростных показателей HBM4, то комитет JEDEC достиг согласия относительно диапазона до 6,4 Гбит/с и продолжает обсуждение более высоких показателей.

Одним из первых устройств, оборудованных памятью HBM нового поколения, станут ускорители вычислений Nvidia с архитектурой Vera Rubin.

Их дебют ожидается в конце 2025-го или в начале 2026 года.

В ближайшие полтора года топовые ускорители Nvidia будут оснащаться микросхемами стандарта HBM3e.