JEDEC опубликовала обновление стандарта DDR5 для HPC-вычислений

Организация JEDEC Solid State Technology Association представила стандарт JESD79-5A, являющийся расширением спецификации DDR5 SDRAM.

Он включает функции, предназначенные для повышения надежности и производительности в широком спектре приложений, включая клиентские системы и высокопроизводительные серверы.

JESD79-5A теперь доступен для загрузки с веб-сайта JEDEC.

Дополнительные функции включают поддержку ограниченного исправления ошибок, блокировку и отмену Soft Post-Package Repair (sPPR), Memory Built-In Self-Test Post Package Repair (MBIST и mPPR), Adaptive RFM и расширение MR4.

Также JESD79-5A расширяет определение таймингов и скорость передачи данных DDR5 до 6400 МТ/с для таймингов ядра DRAM и 5600 МТ/с для таймингов ввода-вывода AC.

Это позволит создавать стандартизированные продукты памяти DDR5-5600.

Номенклатура параметров синхронизации ядра и их соответствующие определения были переработаны, чтобы соответствовать грядущему стандарту JEDEC JESD400-5 DDR5 Serial Presence Detect (SPD) Contents V1.0.

«Тот факт, что это обновление для DDR5 публикуется вскоре после первоначального запуска DDR5 в июле 2020 года, подчеркивает неизменную приверженность JEDEC постоянному совершенствованию и представляет собой коллективные усилия со стороны всех вовлеченных компаний-членов для лучшего обслуживания отрасли», — рассказал Миан Куддус (Mian Quddus), председатель JEDEC.

Представители AMD, Intel, Micron, Samsung Electronics, SK Hynix, других компаний и структур положительно приняли принятие стандарта JESD79-5A и высказали надежды на дальнейшее продуктивное сотрудничество с JEDEC.

HPC Wire.