Процессорные планы AMD: архитектура Zen 5 в 2024 году и более гигабайта L3-кэша у серверных чипов
Процессорные планы AMD: архитектура Zen 5 в 2024 году и более гигабайта L3-кэша у серверных чипов

Процессорные планы AMD: архитектура Zen 5 в 2024 году и более гигабайта L3-кэша у серверных чипов

В рамках Financial Analyst Day компания AMD раскрыла немало подробностей о готовящихся к выпуску продуктах.

К примеру, была затронута тема процессоров на архитектуре Zen 4.

Этой осенью, как известно, в продажу поступят первые настольные чипы Ryzen 7000 (Raphael) и материнские платы AM5 с поддержкой оперативной памяти DDR5.

Для процессоров Zen 4 характерен прирост IPC (числа выполняемых за такт инструкций) в районе 8-10% относительно актуальных решений Zen 3.

В то же время 15% увеличение однопоточного быстродействия, о котором не раз говорили представители AMD, будет достигнуто за счёт тактовых частот и перехода на оперативную память DDR5.

Ожидается, что соотношение производительность на ватт у Zen 4 будет как минимум на 25% выше, чем у текущих процессоров Zen 3, а общая производительность вырастет более чем на 35%.

AMD также подтвердила, что гибридные процессоры Ryzen 7000 (Phoenix Point), релиз которых запланирован на начало 2023-го, обзаведутся графическим ядром RDNA 3-го поколения.

Для их выпуска будет использована 4-нм технология TSMC, а в 2024 году на смену придут чипы Strix Point, сочетающие ядра Zen 5 и графику RDNA 3+.

Технология 3D V-Cache, которую AMD опробовала на серверных чипах EPYC Milan-X и настольном Ryzen 7 5800X3D, будет использоваться и в будущих процессорах на архитектурах Zen 4 и Zen 5.

В случае CPU EPYC объём кэш-памяти третьего уровня перевалит за 1 Гбайт.

Для сравнения, актуальные чипы Milan-X оснащаются 768 МБ L3-кэша.

О чипах Genoa и Bergamo компания рассказывала ещё в прошлом году.

В Genoa-X войдут модели с увеличенным объёмом кэш-памяти L3, а процессоры Sienna создаются с прицелом на удешевление платформы и оптимизированную энергоэффективность.

Источник материала
loader
loader