TSMC подолала восьмирічний застій у масштабуванні комірок SRAM для майбутніх процесорів

TSMC готується подолати тривалу стагнацію у зменшенні комірок пам'яті SRAM, яка тривала з часів освоєння 5-нанометрового техпроцесу у 2020 році.  

За інформацією галузевих джерел, під час переходу на майбутній технологічний процес A14, серійне виробництво якого заплановане на 2028 рік, виробнику вдасться скоротити площу комірки SRAM нижче значення 0,017 квадратного мікрометра.

Це забезпечить зменшення розміру комірки більш ніж на 19% порівняно з нормами N5, тоді як у проміжних техпроцесах N3 та N2 цей показник фактично залишався незмінним.

Завдяки компактнішому розміру комірок пам'яті розробники майбутніх центральних та графічних процесорів зможуть суттєво збільшити обсяг кеш-пам'яті на кристалі або перерозподілити вільний простір для інших обчислювальних блоків.