Intel рассказала о приросте быстродействия в серверных чипах Xeon Scalable 4-го поколения

На вторую половину этого года Intel запланировала релиз серверных процессоров Xeon Scalable 4-го поколения (Sapphire Rapids).

В них компания не только добавит поддержку интерфейса PCI Express 5.0 и оперативной памяти DDR5, но и перейдёт на многочиповую компоновку с опциональным буфером HBM2E.

На днях Intel обнародовала дополнительные подробности о серверных чипах Sapphire Rapids.

Как было сказано выше, к выпуску готовятся два варианта CPU Xeon Scalable 4-го поколения: с буфером HBM2E и без него.

Общей чертой станет использование четырёх кристаллов площадью ~400 мм2, которые взаимодействуют посредством шины Embedded Multi-die Interconnect Bridge (EMIB).

В случае обычных чипов Sapphire Rapids число EMIB-соединений равно десяти, а у моделей с памятью HBM2E их количество составит 14 штук.

В арсенале процессоров Intel Sapphire Rapids состоят до 56 ядер Golden Cove (P-ядра чипов Core 12-го поколения) с поддержкой технологии Hyper-Threading, до 105 Мбайт кэш-памяти третьего уровня, 8-канальный контроллер DDR5-4800 и до 80 линий интерфейса PCI Express 5.0.

Модели с 64-гигабайтным буфером HBM2E разрабатываются с прицелом на сферу ресурсоёмких вычислений и, если верить Intel, принесут ощутимый прирост быстродействия относительно актуальных Xeon Scalable 3-го поколения.

Результаты собственных тестов чипмейкера приведены на слайдах ниже.